ピン番号	名前	説明
1、2、13～15、68～72、75～81、87、88	D5～D7、D16～D31、D27～D31	パラレルポートピン。32ビットパラレルポートは、内部レジスタのシリアルまたはパラレルプログラミングのオプションを提供します。
3	D15/A7	パラレルポートピン／アドレスライン。F0～F3の状態によって、このピンがFSK、PSK、またはASKデータの直接送信に使用されるか、内部レジスタのプログラミング用のアドレスラインとして使用されるかが決まります。
4	D14/A6	パラレルポートピン／アドレスライン。F0～F3の状態によって、このピンがFSK、PSK、またはASKデータの直接送信に使用されるか、内部レジスタのプログラミング用のアドレスラインとして使用されるかが決まります。
5	D13/A5	パラレルポートピン／アドレスライン。F0～F3の状態によって、このピンがFSK、PSK、またはASKデータの直接送信に使用されるか、内部レジスタのプログラミング用のアドレスラインとして使用されるかが決まります。
8	D12/A4	パラレルポートピン／アドレスライン。F0～F3の状態によって、このピンがFSK、PSK、またはASKデータの直接送信に使用されるか、内部レジスタのプログラミング用のアドレスラインとして使用されるかが決まります。
9	D11/A3	パラレルポートピン／アドレスライン。F0～F3の状態によって、このピンがFSK、PSK、またはASKデータの直接送信に使用されるか、内部レジスタのプログラミング用のアドレスラインとして使用されるかが決まります。
10	D10/A2	パラレルポートピン／アドレスライン。F0～F3の状態によって、このピンがFSK、PSK、またはASKデータの直接送信に使用されるか、内部レジスタのプログラミング用のアドレスラインとして使用されるかが決まります。
11	D9/A1	パラレルポートピン／アドレスライン。F0～F3の状態によって、このピンがFSK、PSK、またはASKデータの直接送信に使用されるか、内部レジスタのプログラミング用のアドレスラインとして使用されるかが決まります。
12	D8/A0	パラレルポートのピン/アドレスライン。シリアルモードを有効にすると、このピンはシリアルポートをリセットするために使用されます。
18	D4/シンシオ	パラレルポートピン／シリアルポート同期ピン。シリアルモードを有効にすると、このピンはシリアル操作のリードバックモードに使用されます。
19	D3/SDO	パラレルポートピン／シリアルデータ出力。シリアルモード：このピンはSDIOシリアル操作に使用されます。パラレルモードでは、このピンは内部レジスタを更新するための書き込み操作に使用されます。
20	D2/SDIO/WR	パラレルポートピン/シリアルデータ入力/出力/書き込み入力。
21	D1/SCLK/RD	パラレルポートピン/シリアルクロック/リード入力。シリアルモードが有効な場合、このピンはシリアル動作のSCLKとして使用されます。パラレルモードが有効な場合、内部レジスタのリード動作に使用されます。
22	DO/CS/PWD	パラレルポートのピン／チップ選択／パラレル幅。シリアル動作用のチップ選択にはシリアルモードを有効にします。8ビットまたは16ビットのデータを設定するにはパラレルモードを有効にします。
6, 23, 73	DVDD（1.8V）	デジタル電源（1.8V）。
7, 17, 24, 74, 84	DGND	デジタル的に言えば。
16, 83	DVDD_I/O (3.3V)	デジタル入出力電源（3.3V）。
32, 56, 57	AVDD（1.8V）	コア電源（1.8V）をシミュレートします。
33, 35, 37, 38, 44, 46, 49, 51	AGND	模擬地面。
34, 36, 39, 40, 43, 47, 50, 52, 53, 60	AVDD（3.3V）	アナログDAC電源（3.3V）。
25, 26, 27	PSOからPS2へ	設定ファイルのピンを選択します。デジタル入力（ハイレベル有効）。状態変更はSYNC CLKピン（ピン82）の立ち上がりエッジで設定する必要があります。
28, 29, 30, 31	FOからF3へ	機能ピン。デジタル入力。これらのピンの状態によって、シリアルインターフェースとパラレルインターフェースのどちらを使用するかが決まります。また、FSK、PSK、またはASK変調モードにおける32ビットパラレルデータワードの分割方法も決定されます。
41	AOUT	DAC相補出力ソース。アナログ信号出力。内部で50Ω抵抗を介してAVDD（3.3V）に接続されています。
42	AOUT	DAC出力ソース。アナログ信号出力。内部で50Ω抵抗を介してAVDD（3.3V）に接続されています。
45	DAC_BP	DACバイパスピン。接地コンデンサによりDAC出力のノイズ特性を改善できます。
48	DAC_RSET	シミュレーションリファレンス。3.3kΩの抵抗を介してAGNDに接続します。
54		相補リファレンスクロック入力。シミュレーション入力。
55	REF_CLK	リファレンスクロック入力。シミュレーション入力。
58	ループフィルター	外部 PLL ループフィルターノード。
59	参照	ローカルPLLリファレンス電源。通常は2.05Vです。
61	同期出力	デジタル同期出力。複数のチップを同期するために使用されるクロックソース（出力）。
62	同期入力	デジタル同期入力。複数のチップを同期させるために使用されるクロックレシーバー（入力）。
63	DRCTL	スロープ制御。デジタル入力（ハイレベル有効）。このピンはスキャン方向を制御します。
64	ドホールド	スロープ維持。デジタル入力（ハイレベル有効）。起動時にスキャンを一時停止します。
65	ドローヴァー	スロープ終了。デジタル出力（ハイレベル有効）。
66	OSK	出力シフトキー制御。デジタル入力（高レベル有効）。レジスタビットによって有効になっている場合にのみ有効です。
67	EXT_PWR_DWN	外部電源がオフになっています。デジタル入力（ハイレベル有効）。
82	SYNC_CLK	クロック出力。チップ上の多くのデジタル入力（パラレルデータポート（DO～D31））は、この信号の立ち上がりエッジで設定する必要があります。
85	マスターリセット	マスターリセット。デジタル入力（ハイレベル有効）。すべての記憶要素をクリアし、レジスタをデフォルト値に設定します。
86	I/O_更新	入出力更新。デジタル入力（高レベル有効）。高電圧条件下で、入出力バッファの内容を対応する内部レジスタに転送します。
EPAD	露出パッド	EPAD は地面に溶接する必要があります。

名前	供給電圧	解決	スルーレート	パッケージ
AD9914S	1.8V/3.3V	12	3.5GSPS	LFCSP-88 (12×12)
AD9915	1.8V/3.3V	12	2.5GSPS	LFCSP-88 (12×12)
AD9912ABCPZ	1.8V/3.3V	12	1GSPS	LFCSP-64 (9×9)

AD9914BCPZ データシート、価格、PDF

AD9914bcpz ピン配置等価回路

代替チップの選択

AD9914BCPZの代表的な用途

同様のもの

カートに追加する

関連製品

RFQ をお送りください。すぐに対応させていただきます。

RFQ をお送りください。すぐに対応させていただきます。